时序分析中的最重要概念—STA介绍,sta 2023-10-16 09:29:44 0 0 在芯片设计中,我们常用 PPA (Power, Performance, Area)来衡量一块芯片的指标。Performace直接取决于Timing参数。由此可见,时序设计在后端设计中占有举足轻重的地位。那今天我们就来介绍下,时序分析中的最重要概念—— STA 。 我们现在生活中其实存在着不少时序问题,比如以下两个例子: •我打电话给张三,李四却接了电话 这就代表着数据传输过程中出现问题,导致芯片不工作 •我想要一辆法拉利,你却给我的是装着QQ引擎的法拉利 这就代表着芯片没有工作在正常的频率之下 同样在芯片设计过程中,存在着很多时序的违例。这就需要我们在设计中去验证时序的正确与否。 通常,我们有以下两种验证方法: (1) 动态时序分析(Dynamic timing simulation) (2) 静态时序分析(Static Timing Analysis, 简称STA) 动态时序分析 ,主要是通过输入向量作为激励,来验证整个设计的时序功能。动态时序分析的精确与否取决于输入激励的覆盖率,它最大的缺点就是速度非常慢,通常百万门的设计想全部覆盖测试的话,时间就是按月来计算了。 而静态时序分析呢? Static timing Analysis is a method for determining if a circuit meets timing constraints without having to simulate clock cycles. 翻成中文的话: 套用特定的时序模型(Timing Model),针对特定电路分析其是否违反设计者给定的时序限制(Timing Constraint)。 和动态时序分析相比,它不需要输入激励,因此速度会很快,并且它是Path Based分析,采用穷举型逻辑,如下图所示,理论上能分析到所有同步逻辑是否违反约束。 那么如何去做STA,需要准备些什么文件呢?简单的可以用下图表示: 我们需要准备设计的libarary data (包括cell的lib和operating condition等等),Timing constraints(包括clock的描述,design boundry的约束等其他sdc),Gate-level-netlist,sdf/spef等rc信息文件; 然后需要指定时序分析模式,最后会产生设计中的详细时序分析报告。 收藏(0)